时钟树
本教程的核心逻辑适用于所有 ESP32 开发板，但所有操作步骤均以 微雪 ESP32-S3-Zero 迷你开发板 为例进行讲解。如果您使用其他型号的开发板，请根据实际情况修改相应设置。
1. 时钟树概述
ESP32 之类的 SoC 内部并非只有一个晶振。芯片中同时存在多种时钟源（不同频率、不同精度、不同功耗）与多种时钟使用者（CPU、Wi-Fi、各种外设、低功耗模块），通过一棵时钟树相互连接：高频时钟经分频得到低频时钟，时钟选择器可将某个模块切换至不同的时钟源。
理解时钟树能解释许多日常开发中的现象——CPU 频率从 240 MHz 调整为 80 MHz 后 UART 波特率无需改动；Wi-Fi 启用后 CPU 无法降至过低频率；LEDC 选用 RC_FAST 作时钟源后，进入低功耗模式仍可持续输出 PWM；I2C 实际频率始终偏离设定值。这些行为的根源都在时钟源与分频的连接关系上。
2. ESP32-S3 的根时钟
根时钟 (root clock) 是时钟树最上游的源头，由物理电路（晶振 / RC 振荡器 / PLL）直接产生。ESP32-S3 的根时钟有 4 种：
| 根时钟 | 频率 | 来源 | 特点 |
|---|---|---|---|
| XTAL | 40 MHz | 外部晶振 | 精度高（典型 ±10 ppm），CPU 默认时钟 |
| PLL | 320 / 480 MHz | 内部锁相环，由 XTAL 倍频 | 高速；Wi-Fi / BLE 工作时必须开启 |
| RC_FAST | 约 17.5 MHz | 内部 RC 振荡器 | 低功耗时可用；精度差，频率随温度漂移 |
| XTAL32K | 32.768 kHz | 外部 32.768 kHz 晶振（可选） | RTC 时钟源，长时间睡眠时维持时间精度 |
此外还有 RC_SLOW（约 136 kHz，内部低功耗 RC），用于 RTC 慢速时钟。
根时钟并非外设可直接使用的时钟。它们需经过分频、选择器、门控等环节，转化为实际供给 CPU 与外设的模块时钟。
3. CPU 时钟与 APB 时钟
CPU_CLK
ESP32-S3 的 CPU 主时钟 CPU_CLK 可以从三种根时钟中切换：
| CPU_CLK 源 | CPU 频率 |
|---|---|
| XTAL | 40 MHz / 20 MHz / 10 MHz...（分频） |
| PLL | 80 MHz / 160 MHz / 240 MHz |
| RC_FAST | 17.5 MHz / 更低（分频） |
运行较高频率（160 MHz / 240 MHz）时必须选 PLL 作时钟源。ESP-IDF 应用启动后默认为 160 MHz，由 CONFIG_ESP_DEFAULT_CPU_FREQ_MHZ 控制。
APB_CLK
APB_CLK 是大多数数字外设的工作时钟。它的频率完全由 CPU_CLK 源决定：
| CPU_CLK 源 | APB_CLK 频率 |
|---|---|
| PLL | 80 MHz（固定，不随 CPU 频率变） |
| XTAL | = CPU_CLK |
| RC_FAST | = CPU_CLK |
重点：当 CPU 以 PLL 为时钟源时，无论 CPU 频率为 80、160 还是 240 MHz，APB_CLK 始终保持 80 MHz。这正是"调整 CPU 频率不影响外设波特率"的根本原因——外设依赖的是 APB_CLK，而非 CPU_CLK。
仅当 CPU 切换至 XTAL 或 RC_FAST 时（通常发生在动态调频降至最低档或准备进入低功耗模式），APB_CLK 才会随之降至同样的低频率。
4. 外设时钟源选择
不同外设可以选择不同的时钟源，由驱动的 clk_source 字段控制：
| 外设 | 可选时钟源 | 备注 |
|---|---|---|
| UART | XTAL / APB / RC_FAST | 选 XTAL 时波特率不受 CPU 频率切换影响 |
| I2C | XTAL / RC_FAST | 选 XTAL 精度更高 |
| SPI | XTAL / APB | 高速 SPI 需要 APB |
| LEDC | XTAL / APB / RC_FAST | 选 RC_FAST 可在低功耗模式下继续输出 PWM |
| RMT | XTAL / APB / RC_FAST | 选 XTAL 时分辨率与 CPU 频率解耦 |
| I2S | PLL_F160M / PLL_D2 / XTAL | 音频应用通常用 PLL 派生时钟以精确分频 |
在 ESP-IDF 的外设驱动里，时钟源字段通常叫 clk_source，传入 ..._CLK_SRC_DEFAULT 时由驱动选最常用的源（多为 APB）。在示例代码中常见的 UART_SCLK_DEFAULT、I2C_CLK_SRC_DEFAULT、SPI_CLK_SRC_DEFAULT 等都是这个意思。
时钟源对外设的两个影响
- 精度与稳定性：XTAL 与 PLL 派生时钟精度高、不受温度影响；RC_FAST 精度较低，频率随温度漂移。需要精确波特率或 I2C 频率时应选 XTAL。
- 低功耗联动：在 Light-sleep 等低功耗模式下，PLL 与 APB_CLK 会被关闭。若外设选用 APB 时钟源，进入睡眠后该外设随之停止；选用 XTAL / RC_FAST 的外设则可能继续工作（具体能否运行取决于外设本身的支持情况）。
5. 在 menuconfig 中配置
时钟相关最常用的配置项是 CPU 频率：
-
点击
打开 SDK 配置编辑器，搜索 “CPU frequency”，找到 Component config → ESP System Settings → CPU frequency：
-
下拉菜单中可选
80 MHz / 160 MHz / 240 MHz。该选项对应 Kconfig 选项CONFIG_ESP_DEFAULT_CPU_FREQ_MHZ，决定应用启动时的 CPU 频率。
启用电源管理 (CONFIG_PM_ENABLE) 后，CPU 频率会在配置的最高与最低之间动态切换，由各驱动持有的"电源管理锁"控制具体频率。详见 ESP-IDF 编程指南 - 电源管理。
外设时钟源一般不在 menuconfig 里改，而是在初始化结构体中通过 clk_source 字段指定。某些组件会暴露 Kconfig 选项（如 CONFIG_RMT_ENABLE_DEBUG_LOG），但时钟源本身通常由代码控制。
6. 实际取值的查询
如果需要在运行时确认某个模块时钟的当前实际频率（例如用于时序计算），可调用：
#include "esp_clk_tree.h"
uint32_t freq_hz = 0;
esp_clk_tree_src_get_freq_hz(
SOC_MOD_CLK_APB, // 待查询的模块时钟
ESP_CLK_TREE_SRC_FREQ_PRECISION_CACHED, // 精度级别（缓存值/校准值）
&freq_hz);
soc_module_clk_t 枚举包含所有可查询的模块时钟。校准精度模式会触发一次内部测量，适用于对运行时频率漂移敏感的场景，但调用开销稍高。
7. 参考链接
- ESP-IDF 编程指南 - ESP32-S3 时钟树 — 完整的根时钟与模块时钟枚举
- ESP-IDF 编程指南 - 电源管理 — 动态调频与 Light-sleep 配置
- 乐鑫硬件设计指南 - 时钟源 — 外部 40 MHz 与 32.768 kHz 晶振的选型与布局